<?xml version="1.0" encoding="utf-8"?>
<!-- generator="FeedCreator 1.7.2-ppt DokuWiki" -->
<?xml-stylesheet href="http://kaoskinder.de/lib/exe/css.php?s=feed" type="text/css"?>
<rdf:RDF
    xmlns="http://purl.org/rss/1.0/"
    xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#"
    xmlns:slash="http://purl.org/rss/1.0/modules/slash/"
    xmlns:dc="http://purl.org/dc/elements/1.1/">
    <channel rdf:about="http://kaoskinder.de/feed.php">
        <title>ChaosWiki Jena fpga</title>
        <description></description>
        <link>http://kaoskinder.de/</link>
        <image rdf:resource="http://kaoskinder.de/lib/images/favicon.ico" />
       <dc:date>2010-02-10T13:45:42+00:00</dc:date>
        <items>
            <rdf:Seq>
                <rdf:li rdf:resource="http://kaoskinder.de/fpga:start?rev=1242984608"/>
            </rdf:Seq>
        </items>
    </channel>
    <image rdf:about="http://kaoskinder.de/lib/images/favicon.ico">
        <title>ChaosWiki Jena</title>
        <link>http://kaoskinder.de/</link>
        <url>http://kaoskinder.de/lib/images/favicon.ico</url>
    </image>
    <item rdf:about="http://kaoskinder.de/fpga:start?rev=1242984608">
        <dc:format>text/html</dc:format>
        <dc:date>2009-05-22T09:30:08+00:00</dc:date>
        <title>fpga:start</title>
        <link>http://kaoskinder.de/fpga:start?rev=1242984608</link>
        <description>


&lt;h1&gt;&lt;a name=&quot;fpga-design&quot; id=&quot;fpga-design&quot;&gt;FPGA-Design&lt;/a&gt;&lt;/h1&gt;
&lt;div class=&quot;level1&quot;&gt;

&lt;/div&gt;
&lt;!-- SECTION &quot;FPGA-Design&quot; [1-27] --&gt;
&lt;h2&gt;&lt;a name=&quot;benutzte_hardware&quot; id=&quot;benutzte_hardware&quot;&gt;Benutzte Hardware&lt;/a&gt;&lt;/h2&gt;
&lt;div class=&quot;level2&quot;&gt;
&lt;ul&gt;
&lt;li class=&quot;level1&quot;&gt;&lt;div class=&quot;li&quot;&gt; Digilent Nexys 2 Board mit einem Xilinx Spartan-3E FPGA:&lt;/div&gt;
&lt;ul&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 50 &lt;acronym title=&quot;Megahertz&quot;&gt;MHz&lt;/acronym&gt; Onboard-Takt, mit FPGA-internen Clockmanagern multiplizierbar, dividierbar und phasenverschiebbar&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; VGA-Ausgang mit RGB-3/3/2-Konfiguration&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; Serieller Port ohne Hardware-Handshake-Leitungen&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; PS/2-Port, universell ansteuerbar&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; USB-Port, universell ansteuerbar&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 4x 12-pin PMOD-Buchsen (bzw. 8x, wenn man sie als 6-pin verwendet)&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; Hirose-FX2-Buchse mit größtenteils als differentiale Paare ausgeführte Signale&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 16MByte (128Mbit) Flash-ROM mit seriellem Zugriff&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 16MByte (128Mbit) SDRAM mit parallelem Zugriff (8 und 16 bit Wortbreite)&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 4x 7-Segment-Anzeige, zeitmultiplex ansteuerbar&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 8x LEDs&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 8x Schiebeschalter&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; 4x Druckknöpfe&lt;/div&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;

&lt;/div&gt;
&lt;!-- SECTION &quot;Benutzte Hardware&quot; [28-822] --&gt;
&lt;h2&gt;&lt;a name=&quot;benutzte_software&quot; id=&quot;benutzte_software&quot;&gt;Benutzte Software&lt;/a&gt;&lt;/h2&gt;
&lt;div class=&quot;level2&quot;&gt;
&lt;ul&gt;
&lt;li class=&quot;level1&quot;&gt;&lt;div class=&quot;li&quot;&gt; Design, Simulation, Implementation:&lt;/div&gt;
&lt;ul&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; Xilinx ISE 11.1 Webpack&lt;/div&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;ul&gt;
&lt;li class=&quot;level1&quot;&gt;&lt;div class=&quot;li&quot;&gt; Programmierung:&lt;/div&gt;
&lt;ul&gt;
&lt;li class=&quot;level2&quot;&gt;&lt;div class=&quot;li&quot;&gt; Digilent Adept Suite&lt;/div&gt;
&lt;/li&gt;
&lt;/ul&gt;
&lt;/li&gt;
&lt;/ul&gt;

&lt;/div&gt;
&lt;!-- SECTION &quot;Benutzte Software&quot; [823-972] --&gt;
&lt;h2&gt;&lt;a name=&quot;projekte&quot; id=&quot;projekte&quot;&gt;Projekte&lt;/a&gt;&lt;/h2&gt;
&lt;div class=&quot;level2&quot;&gt;
&lt;ul&gt;
&lt;li class=&quot;level1&quot;&gt;&lt;div class=&quot;li&quot;&gt; &lt;a href=&quot;http://kaoskinder.de/fpga:comparator&quot; class=&quot;wikilink2&quot; title=&quot;fpga:comparator&quot; rel=&quot;nofollow&quot;&gt;einfacher 2-bit-Comparator&lt;/a&gt;&lt;/div&gt;
&lt;/li&gt;
&lt;li class=&quot;level1&quot;&gt;&lt;div class=&quot;li&quot;&gt; &lt;a href=&quot;http://kaoskinder.de/fpga:7-segment&quot; class=&quot;wikilink2&quot; title=&quot;fpga:7-segment&quot; rel=&quot;nofollow&quot;&gt;BCD/HEX-zu-7-Segment und Zeitmultiplexsteuerung&lt;/a&gt;&lt;/div&gt;
&lt;/li&gt;
&lt;/ul&gt;

&lt;/div&gt;
&lt;!-- SECTION &quot;Projekte&quot; [973-] --&gt;</description>
    </item>
</rdf:RDF>
